

回路シミュレーション用デバイスモデルの開発


システム工学専攻 数理システムデザイン講座 辻 勝弘

概要

LSI設計における回路シミュレーションの役割はますます重要になってきており、そのシミュレーション精度はデバイスモデルとそれに用いられるパラメータに強く依存しています。ここでは、主に高耐圧用MOSFETの回路シミュレーション用デバイスモデル(サブサーキットモデル)の開発、および、それに伴うモデルパラメータの抽出・測定技術に関する研究について紹介します。

モデル化の背景・目的


- 高耐圧MOSFETでは、高耐圧性・低オン抵抗・高速スイッチング性能が要求される。
- その特性において、トレードオフの関係にある電流駆動能力と耐圧の関係が重要である。
- 物理的な構造パラメータが大きな意味を持つ。




- チャンネル長、不純物濃度等の構造パラメータの変更に対応可能
- コンパクトなモデル (サブサーキットモデル)
- 計算コストができるだけかからない

開発例

Laterally Double diffused MOSFET (LDMOSFET)



- N-well (ドリフト) 領域の解析
L_{NW}を変えてI_{DS}-V_{GS}特性を測定することにより、全抵抗R_{TOT}とL_{NW}との関係が得られる。この関係から、R_{NW}が抽出され、R_cとR_vが決定される。
- P-well (チャンネル) 領域における実効チャンネル長 (L_{EFF}) の抽出
L_{CDES}を変えて測定されたI_{DS}-V_{GS}特性からR_{TOT}-L_{CDES}特性が得られる。このときR_{TOT}から先に抽出されたR_{NW}を取り去ることにより、P-wellとN-well領域以外の抵抗成分R_{EXT}とL_{EFF}が抽出される。抽出されたR_{EXT}はソース・ドレイン領域の抵抗として扱う。
- SPICE Level3に基づく式を用いてI_{DS}-V_{DS}特性を計算
フィッティングパラメータはフラットバンド電圧V_{FB}、チャンネル長変調の効果を表すλ、ゲート垂直電界による移動度低下の効果を表すθの3つ。




L _{CDES} (μm)	L _{NW} (μm)	V _{FB} (V)	λ (1/V)	θ (1/V)	Error (%)
0.6	0.6	-0.61	0.012	0.08	4.33
0.8	0.6	-0.63	0.01	0.07	4.46
1.0	0.6	-0.65	0.011	0.07	4.79
1.2	0.6	-0.67	0.01	0.07	4.69
1.4	0.6	-0.68	0.007	0.06	4.76
1.0	0.8	-0.655	0.007	0.05	4.37
1.0	1.0	-0.65	0.007	0.07	3.97


I_{DS}-V_{DS}特性の比較 (V_{GS}: 2~10V, 1V刻み)
実線: シミュレーション 丸印: 実測値
L_{CDES}=1.0μm, L_{NW}=0.6μm, 誤差: 4.79%

設計長を変えたときのフィッティングパラメータと誤差の値

おおまかなモデル化の流れ



測定環境



- Keysight B1500A システム 2式
- Keysight 4156C, 4155B 1式ずつ
- 12インチマニュアルプローバ (24ピン, 36ピン対応)
- Vector Semiconductor社 マニュアルプローバ (1fA対応)
- LCR メータ, パルスジェネレータ, ピコアンメータ, 他

測定実績

- 基本的デバイス特性, 実効チャンネル長, しきい値電圧ばらつき
- CBCM法による容量特性, ランダムテレグラフノイズ及び1/fノイズ特性
- デバイスのモデル化に必要なパラメータ抽出, 他

共同研究事例

- 共同研究先: 山梨県甲府市 株式会社Y
- 共同研究期間: 2022年6月1日~2024年3月31日
- 内容: 0.35μm及び1.0μmノードのシリコンMOSFETにおける, 1/fノイズ特性の評価

連携先

- 半導体関連企業
- 電気・電子関連企業
- 自動車関連企業
- 公的研究機関など